Nessa página são apresentadas informações sobre os horários das aulas, plano de ensino, material de apoio, bibliografia e ferramentas disponíveis para a disciplina “EEL5101 – Circuitos e Técnicas Digitais” (antiga “EEL7020 – Sistemas Digitais”). Informações específicas de uma determinada edição da disciplina como, por exemplo, o cronograma das aulas, podem ser obtidas nos links a seguir:

Cursos: Engenharia Elétrica, Engenharia Eletrônica, Engenharia de Controle e Automação, Engenharia de Produção Elétrica, Ciências da Computação
Turmas: 01208A/03235/03202C/03202B/03202A/02220B/02220A/01208F/01208D/08213A
Código da disciplina: EEL5105
Carga horária: 90 horas-aula
Número de créditos: 5
Nome do professor: Eduardo Augusto Bezerra

Horário das aulas

  • Seg 07:30-10:00 – Lab – Turma 03202A – Prof. Djones Lettnin
  • Seg 15:10-18:00 – Lab – Turma 03235 – Prof. Hector Pettenghi Roldan
  • Ter 09:10-11:50 – Lab – Turma 08213A – Prof. Djones Lettnin
  • Ter 15:10-18:00 – Lab – Turma 02220A – Prof. Hector Pettenghi Roldan
  • Ter 18:30-21:10 – Lab – Turma 01208D – Prof. Eduardo Batista
  • Qui 09:10-11:50 – Lab – Turma 01208A – Prof. Djones Lettnin
  • Qui 13:30-16:00 – Lab – Turma 01208F – Prof. Eduardo Batista
  • Sex 07:30-10:00 – Lab – Turma 03202B – Prof. Eduardo Bezerra
  • Sex 13:30-16:00 – Lab – Turma 03202C – Prof. Eduardo Bezerra
  • Sex 16:20-18:50 – Lab – Turma 02220B – Prof. Eduardo Bezerra

Ementa

Sistemas de numeração e códigos numéricos. Álgebra Booleana. Funções e portas lógicas. Portas lógicas CMOS. Síntese e otimização de circuitos lógicos. Circuitos combinacionais. Circuitos sequenciais. Máquinas de estados finitos. Relógio e temporização. Modelo bloco operativo/bloco de controle. Introdução às linguagens de descrição de hardware (HDL). Dispositivos lógicos programáveis.

Objetivos

O cumprimento da disciplina busca dar ao aluno, ao final do semestre, condições de:

  • Aprender conceitos relacionados a sistemas numéricos, álgebra de chaves e fundamentos da área de sistemas digitais.
  • Desenvolver a capacidade de análise de sistemas digitais de complexidade baixa ou média.
  • Entender metodologias de síntese de sistemas digitais de complexidade baixa ou média.
  • Projetar sistemas digitais de baixa complexidade em nível de RTL.
  • Projetar sistemas digitais usando linguagens de descrição de hardware.
  • Compreender o fluxo de ferramentas de auxílio ao projeto de sistemas digitais (simuladores, minimizadores, entre outros).
  • Conhecer dispositivos lógicos reconfiguráveis (FPGA, CPLD).

Metodologia

  • O conteúdo programático será desenvolvido por meio de aulas expositivas com auxílio de recursos multimídia.
  • Aulas teóricas, expositivas, com slides preparados a partir dos livros texto da disciplina
  • Exercícios teóricos a serem resolvidos em aula e extra-classe pelos alunos
  • Aulas práticas, em laboratório, onde os alunos seguirão tutoriais fornecidos pelo professor com instruções para utilização de ferramentas e placas de desenvolvimento
  • Ao final de cada aula prática os alunos deverão preparar um relatório descrevendo as atividades realizadas e os resultados observados/obtidos
  • O material a ser utilizado nas aulas práticas e slides das aulas teóricas podem ser encontrados na página da disciplina
  • Os alunos serão informados sobre ferramentas de simulação e sobre linguagem de descrição de hardware a partir da plataforma Moodle e da página da disciplina, onde também serão eventualmente adicionados exercícios extra-classe para complementar a formação.
  • Ao longo do curso, far-se-á uso de HDLs para descrever os circuitos e sistemas digitais apresentados.
  • Atendimento aos alunos em horário extra-classe visando esclarecer dúvidas pontuais e individuais
  • Auxílio de monitor para esclarecer dúvidas

Avaliação

  • Provas teóricas sobre o conteúdo da disciplina. A média aritmética destas notas é a média da teoria (MT).
  • A média do laboratório (ML) é obtida a partir do trabalho prático e mini-testes aplicados durante o semestre, sendo: ML = mini-testes*0,3 + projeto final*0,7.
  • A média geral do semestre (MS) é a média aritmética: MS = (MT + ML) / 2 arredondada para o meio ponto mais próximo (meio ponto superior, nos casos das frações ,25 e ,75).
  • Condição para a aprovação:
    • Freqüência > 75% e MS >= 6,0

Bibliografia

  • Livro texto:
  • Bibliografia complementar:
    • [Ped10] Volnei Pedroni, “Circuit Design and Simulation with VHDL”., 2nd ed., MIT Press, 2010.
    • [Kat05] Randy Katz, Gaetano Borrielo, “Contemporary Logic Design”., 2nd ed., Prentice Hall, 2005.
    • [Uye02] John P. Uyemura, “Sistemas digitais: Uma abordagem integrada”, Thomson, 2002.
    • [Wak05] John F. Wakerly, “Digital design: Principles and practices”, Prentice Hall, 2005.
    • [Vah07a] Frank Vahid, Roman Lysecky, “Verilog for Digital Design”, 1st ed., Wiley, 2007.

Monitoria

  • Monitor: selecionado semestralmente

Equipe de apoio

  • A disciplina conta com o apoio de mestrandos e doutorandos com pesquisas na área de sistemas digitais

Ferramentas e Materiais

Trabalho prático

  • A cada semestre é definido um trabalho prático visando cobrir os conceitos trabalhados no curso.