Os seminarios da disciplina serao apresentados na aula do dia 24 de junho.
Cada aluno ira’ apresentar dois seminarios. O primeiro tera’ uma duracao total de 10 minutos, e o segundo uma duracao de 5 minutos.
Durante as apresentacoes, os seguintes conteudos dos artigos precisam ser apresentados (obrigatoriamente):
– introducao
– trabalhos relacionados e estado da arte
– contribuicao do artigo
– resultados obtidos
– conclusoes
O primeiro artigo a ser apresentado devera’ ser selecionado na pagina da disciplina, na secao: “Artigos para apresentação em 2015/1″. Cada aluno ira’ apresentar apenas um desses artigos. Enviar um email para Eduardo.Bezerra@ufsc.br informando o numero (1 a 16) e o titulo do artigo selecionado. E’ interessante selecionar, pelo menos, dois artigos para o caso do primeiro artigo ja’ ter sido selecionado.
O segundo artigo a ser apresentado devera’ ser escolhido pelo proprio aluno, na base da IEEE Xplore: http://ieeexplore.ieee.org/
E’ importante realizar uma boa escolha do segundo artigo, pois diversos aspectos serao avaliados como, por exemplo, qualidade do meio de divulgacao (artigos de journals com qualis A1, A2 e B1 serao melhor avaliados), capacidade do aluno em apresentar o tema em 5 minutos, qualidade tecnica do artigo, entre outros.
Assim que escolher o segundo artigo, o DOI do mesmo deve ser enviado para Eduardo.Bezerra@ufsc.br, para a devida aprovacao.
O cronograma das apresentacoes e’ o seguinte:
Primeiro artigo: apresentacoes de 10 minutos.
1- 17:00 – 17:10 – Julian Espinosa
2- 17:10 – 17:20 – Romano Weirich
3- 17:20 – 17:30 – Francisco José Viglus
4- 17:30 – 17:40 – Eduardo Schmidt
5- 17:40 – 17:50 – Laio O. Seman
6- 17:50 – 18:00 – André Ricardo Silva
8- 18:00 – 18:10 – Carlos Speranza
10- 18:10 – 18:20 – Dominic Zijlstra
11- 18:20 – 18:30 – Mario Baldini
13- 18:30 – 18:40 – Carlos de Souza Moraes Neto
16- 18:40 – 18:50 – Paulo Junior Costa
Segundo artigo: apresentacoes de 5 minutos.
1- 19:05 – 19:10 – Laio O. Seman: “Project-Based Learning in Embedded Systems Education Using an FPGA Platform”
2- 19:10 – 19:15 – Carlos de Souza Moraes Neto: “Protective relaying for power transformers using field programmable gate array”
3- 19:15 – 19:20 – Paulo Junior Costa, “A Network Tearing Technique for FPGA-Based Real-Time Simulation of Power Converters”
4- 19:20 – 19:25 – Dominic Zijlstra, “20-Bit RISC and DSP System Design in an FPGA”
5- 19:25 – 19:30 – Eduardo Fensterseifer Schmidt , “A Portable Vision-Based Real-Time Lane Departure Warning System: Day and Night”
6- 19:30 – 19:35 – Romano Weirich, “Implementation of LZMA compression
algorithm on FPGA”
7- 19:35 – 19:40 – Mario Baldini, “Architecture Exploration for a High-Performance and Low-Power Wireless Vibration Analyzer”
8- 19:40 – 19:45 – Carlos G. Speranza, “FPGA v/s DSP Performance Comparison for a VSC-Based STATCOM Control Application”
9- 19:45 – 19:50 – Francisco Viglus, “A Modular Multilevel Converter Pulse Generation and Capacitor Voltage Balance Method Optimized for FPGA Implementation”
10- 19:50 – 19:55 – Julian Espinosa, “FPGA Implementation of Encoder for (15, k) Binary BCH Code Using VHDL and Performance Comparison for Multiple Error Correction Control”
11- 19:55 – 20:00 – André Ricardo Silva, “Hybrid adaptive clock management for FPGA processor acceleration“