2014/1 | Eduardo Augusto Bezerra, PhD

EEL7020 – Sistemas Digitais

Semestre 2014/1
Cursos: Engenharia Elétrica, Engenharia de Controle e Automação, Engenharia de Produção Elétrica
Turmas: 2202ABCDE, 2220ABC, 8213AC
Código da disciplina: EEL7020
Carga horária: 60 horas-aula
Número de créditos: 4
Nome do professor: Eduardo Augusto Bezerra

Horário das aulas

Seg 08:20-10:00 – Lab – Turmas 2220A e 2202E – Prof. Joni Fraga
Ter 10:10-11:50 – Lab – Turmas 2202B e 8213A – Prof. Eduardo Bezerra
Ter 13:30-15:10 – Teoria – Turmas 2202ABCDE – Prof. Djones Lettnin
Qui 08:20-10:00 – Teoria – Turmas 2220ABC e 8213AC – Prof. Joni Fraga
Sex 08:20-10:00 – Lab – Turmas 2220B e 2202C – Prof. Eduardo Bezerra
Sex 13:30-15:10 – Lab – Turmas 8213C e 2202D – Prof. Eduardo Bezerra
Sex 15:10-16:50 – Lab – Turmas 2202A e 2220C – Prof. Eduardo Bezerra

Monitoria

Monitor: Luigi Misturini <luigitosin AT hotmail.com>
Horário do monitor:
- Seg
- Ter
- Qua 9:10 – 11:00 e 16:20 – 18:00
- Qui 13:30 – 16:20
- Sex 13:30 – 18:00

Trabalho prático

Especificação do Trabalho Final: “Projeto e implementação em VHDL para FPGAs de controlador para elevador para edificações com três andares“
Data da entrega da documentação e do VHDL: 11/julho/2014 – link para entrega no Moodle
Datas das apresentações: na semana de 14 a 18 de julho de 2014 – reservar horário para apresentação no Moodle

Organização das aulas de laboratório

Aula	Data – Hora	Turma	Conteúdo
Lab 1	24/03 – 08:20 25/03 – 10:10 28/03 – 08:20 28/03 – 13:30 28/03 – 15:10	2220A/2202E 2202B/8213A 2220B/2202C 8213C/2202D 2202A/2220C	Apresentação da disciplina [SLIDES LAB 1] – Fluxo Quartus II Esquemático Capítulo 1 – EDA esquemático Introdução FPGAs Manual DE2(pinagem do FPGA) Nokia N71:
Lab 2	31/03 – 08:20 01/04 – 10:10 04/04 – 08:20 04/04 – 13:30 04/04 – 15:10	2220A/2202E 2202B/8213A 2220B/2202C 8213C/2202D 2202A/2220C	[SLIDES LAB 2] – Introdução a VHDL Capítulo 2 – VHDL entity/architecture Introdução DE2 Manual DE2 Pinos.qsf
Lab 3	07/04 – 08:20 08/04 – 10:10 11/04 – 08:20 11/04 – 13:30 11/04 – 15:10	2220A/2202E 2202B/8213A 2220B/2202C 8213C/2202D 2202A/2220C	[SLIDES LAB 3] – VHDL, “Components” Capítulo 3 – Projeto hierárquico Arquivos VHDL para a aula
	14/04 – 08:20 15/04 – 10:10 18/04 – 08:20 18/04 – 13:30 18/04 – 15:10	2220A/2202E 2202B/8213A 2220B/2202C 8213C/2202D 2202A/2220C	[SLIDES LAB 3] – VHDL, “Components” Capítulo 3 – Projeto hierárquico Arquivos VHDL para a aula
Lab 4	21/04 – 08:20 22/04 – 10:10 25/04 – 08:20 25/04 – 13:30 25/04 – 15:10	2220A/2202E 2202B/8213A 2220B/2202C 8213C/2202D 2202A/2220C	[SLIDES LAB 4] – Circuitos Combinacionais: multiplexadores Capítulo 4, Mux e Demux
	28/04 – 08:20 29/04 – 10:10 02/05 – 08:20 02/05 – 13:30 02/05 – 15:10	2220A/2202E 2202B/8213A 2220B/2202C 8213C/2202D 2202A/2220C	[SLIDES LAB 4] – Circuitos Combinacionais: multiplexadores Capítulo 4, Mux e Demux
Lab 5	05/05 – 08:20 06/05 – 10:10 09/05 – 08:20 09/05 – 13:30 09/05 – 15:10	2220A/2202E 2202B/8213A 2220B/2202C 8213C/2202D 2202A/2220C	[SLIDES LAB 5] – Circuitos Combinacionais: codificadores e conversores de código Capítulo 5, Decodificadores Exemplo de script Modelsim
Lab 6	12/05 – 08:20 13/05 – 10:10 16/05 – 08:20 16/05 – 13:30 16/05 – 15:10	2220A/2202E 2202B/8213A 2220B/2202C 8213C/2202D 2202A/2220C	[SLIDES LAB 6] – Circuitos Sequenciais: processos, latches, flip-flops, registradores Capítulo 6, Latches e flip-flops
Lab 7	19/05 – 08:20 20/05 – 10:10 23/05 – 08:20 23/05 – 13:30 23/05 – 15:10	2220A/2202E 2202B/8213A 2220B/2202C 8213C/2202D 2202A/2220C	[SLIDES LAB 7] Circuitos Sequenciais: contadores – síntese de máquinas de estado (FSM) Capítulo 7, Finite State Machines Tarefa adicional – Vending machine Codificação de estados
Lab 8	26/05 – 08:20 27/05 – 10:10 30/05 – 08:20 30/05 – 13:30 30/05 – 15:10	2220A/2202E 2202B/8213A 2220B/2202C 8213C/2202D 2202A/2220C	[SLIDES LAB 8] Circuitos Sequenciais: controladores – Integração bloco de dados e bloco de controle. Capítulo 8, FSM controller design
Lab 9	02/06 – 08:20 03/06 – 10:10 06/06 – 08:20 06/06 – 13:30 06/06 – 15:10	2220A/2202E 2202B/8213A 2220B/2202C 8213C/2202D 2202A/2220C	[SLIDES LAB 9] Blocos Operacionais: processos e registradores de deslocamento. Capítulo 9, Processes and Registers
Lab 10	09/06 – 08:20 10/06 – 10:10 13/06 – 08:20 13/06 – 13:30 13/06 – 15:10	2220A/2202E 2202B/8213A 2220B/2202C 8213C/2202D 2202A/2220C	[SLIDES LAB 10] Blocos Operacionais: somadores – Sistema Digital Completo: projeto de calculadora – Componentes operacionais e controlador Capítulo 10, Somadores Simulação temporal (timing simulation) no modelsim
	16/06 – 08:20 17/06 – 10:10 20/06 – 08:20 20/06 – 13:30 20/06 – 15:10	2220A/2202E 2202B/8213A 2220B/2202C 8213C/2202D 2202A/2220C	Desenvolvimento do projeto final.
	23/06 – 08:20 24/06 – 10:10 27/06 – 08:20 27/06 – 13:30 27/06 – 15:10	2220A/2202E 2202B/8213A 2220B/2202C 8213C/2202D 2202A/2220C	Desenvolvimento do projeto final.
	30/06 – 08:20 01/07 – 10:10 04/07 – 08:20 04/07 – 13:30 04/07 – 15:10	2220A/2202E 2202B/8213A 2220B/2202C 8213C/2202D 2202A/2220C	Desenvolvimento do projeto final.
	07/07 – 08:20 08/07 – 10:10 11/07 – 08:20 11/07 – 13:30 11/07 – 15:10	2220A/2202E 2202B/8213A 2220B/2202C 8213C/2202D 2202A/2220C	Entrega da documentação e VHDL no Moodle.
Avaliação final	14/07 – 18/07	2220A/2202E 2202B/8213A 2220B/2202C 8213C/2202D 2202A/2220C	Semana de apresentação do projeto final.