Programação das aulas

Aula	Data	Conteúdo	Procedimentos e Material
	10.06	Feriado	Aproveitar para ler o artigo para 17/06
1	17.06	Arquiteturas FPGAs. Discussao do paper "Architecture of field programmable gate arrays", J. Rose, A. El Gamal, and A. Sangiovanni-Vincentelli, Proc. IEEE, vol. 81, pp. 1013-1029, July 1993.	==> DISCUSSÃO EM SALA DE AULA DO ARTIGO devem vir com ele lido! ==> é um artigo antigo, mas que traz os conceitos básicos.
2	24.06	Ambiente Altera NIOS (parte I - ambiente de prototipacao).	Primeira metade da aula expositiva. Segunda parte da aula pratica no Laboratório da Engenharia da Computação - Prédio 30 - sala 323. Material de aula: Primeira parte: Slides da apresentacao - dispositivos Altera (pg. 5), software Altera (pg. 6), fluxo projeto (pg. 14, 15, 17), introducao ao Quartus II (pg. 8, 11, 12), new project wizard (pg. 74 .. 81), compilacao (pg. 93), pin assigment (pg. 135), testbench (pg. 253, 254), simulacao (pg. 255), programacao/simulacao (pg. 274). Segunda parte: "Utilizando o ambiente de desenvolvimento da Altera para prototipacao rapida de circuitos digitais".Exercicio 1 - Fazer um circuito simples (porta AND com saida em um LED e entradas em duas chaves) e prototipar na plataforma. Exercicio 2 - Utilizar o driver para o display LCD da placa (driver_lcd.vhd e arquivos_quartus.zip), e projetar/prototipar um circuito (em esquematico ou VHDL) que utilize esse driver para escrever o nome do aluno no display. Exercicio 3 (desafio) - Para os que quiserem ir alem, implementar utilizando VHDL e prototipar, o jogo descrito em circuitos.html.
3	01.07	Laboratorio 1: Ambiente Altera NIOS (parte II - prototipando um microprocessador).	Laboratório Engenharia de Computação - Prédio 30 - sala 323. Material de aula: Tutorial nios para a placa do laboratorio: Apex 20KE200 (ver arquivo tt_nios_hw_apex_20k200e.pdf), arquivo com pinos assigment. (Na definicao da RAM, baixar 6K).  Treinamento Altera (seguir os 5 labs do item "exercícios" do NIOS 3.1 e tambem o material em forma de apostila")  Apresentacao do ambiente Excalibur (Moraes)  Curso de arquiteturas reconfiguraveis do Gilles SASSATELLI
4	08.07	Laboratorio 2: Execucao do Tutorial EDK Definiciao do trabalho da disciplina	Laboratório do GAPH
5	15.07	Ambiente Xilinx - Seminario 1	Assuntos: 1) Arquitetura Virtex: Melissa 2) Processador MicroBlaze: Erico 3) Barramento CoreConnect: Sergio 4) Ambiente de Desenvolvimento EDK: Rafael 5) Integração de Hardware do usuário ao CoreConnect: Leonel e Moller 6) Periféricos Básicos que podem ser conectatos ao MicroBlaze e sua programação: Guilherme Rohde
	22.07 29.07	Não haverá aula (recesso)
6	05.08	Discussao em aula dos seguintes artigos: The density advantage of configurable computing; DeHon, A.; Computer , Volume: 33 , Issue: 4 , April 2000; Pages:41 - 49 Reconfigurable computing: what, why, and implications for design automation; DeHon, A.; Wawrzynek, J.; Design Automation Conference, 1999. Proceedings. 36th , 21-25 June 1999; Pages:610 - 615
7	12.08	Seminário 2: apresentação artigos relacionados à reconfiguração quem tenham relação com o trabalho de mestrado do aluno que estiver apresentando (metade dos alunos)
8	19.08	Seminário 2: apresentação artigos relacionados à reconfiguração quem tenham relação com o trabalho de mestrado do aluno que estiver apresentando (metade dos alunos)
9	26.08	Discussão em aula do seguinte artigo: Reconfigurable computing systems; Bondalapati, K.; Prasanna, V.K.; Proceedings of the IEEE , Volume: 90 , Issue: 7 , July 2002; Pages:1201 - 1217
10	02.09	Apresentacao do trabalho	Laboratório Engenharia de Computação - Prédio 30 - sala 323.

Avaliação

Dicas uteis

• Dicas para leitura de artigos cientificos: dicas gerais, modelo de ficha de leitura1, modelo de ficha de leitura2.