Trabalho Pratico de Arquitetura de Computadores I - sem 2006/1

Porto Alegre, Marco de 2006.

Prof. Eduardo Augusto Bezerra

eduardob@inf.pucrs.br

Engenharia da Computacao, FACIN/FENG, PUC-RS

Transformar a arquitetura MR4 estudada na disciplina de Organizacao de Computadores, de forma a inserir capacidade para execucao de instrucoes em pipeline. Utilizar as dicas e estrategias descritas no capitulo 6 do livro texto da disciplina (Patterson & Hennessy).

• O trabalho podera' ser desenvolvido por grupos de no maximo 3 integrantes.

• O trabalho sera' avaliado da seguinte forma:

  • 85% implementacao do modulo em hardware de deteccao/insercao de bolhas na ocorrencia de data hazards;

  • 15% implementacao do modulo em hardware para forwarding (adiantamento) na ocorrencia de data hazards;

  • Bonus para os que implementarem modulos para gerencia e tratamento de control hazards.

• A entrega/demonstracao sera' nas aulas dos dias 23/06 e 28/06.

• Arquivos para download:

  • Descricao da MR4. Este texto e' a definicao do trabalho pratico de Organizacao de Computadores no semestre 2005/2);

  • Implementacao em VHDL da MR4 - sem multiplicao e divisao. Essa e' a implementacao que devera' ser utilizada no trabalho;

  • Testbench para a implementacao em VHDL;

  • Programa em assembly que exercita todas as intrucoes da MR4: versao ASM (para simulacao no SPIM), e versao TXT (para execucao pelo simulador VHDL);

  • Programa em assembly que usa instruções de controle de pilha, jalr e jr para subrotinas (usar SPIN para gerar versao TXT para simulacao com codigo VHDL);

  • Programa em assembly para manipulacao de arrays (usar SPIM para gerar versao TXT para simulacao com codigo VHDL);