EEL-7020 - Sistemas Digitais

Definição do Trabalho Prático - 2011/2

“Projeto, implementação e simulação em VHDL/FPGA de um circuito para o cálculo do consumo instantâneo de combustível em um veículo”

Departamento de Engenharia Elétrica, CTC, UFSC, Florianópolis, SC, Brasil

Prof. Eduardo Augusto Bezerra

Prof. Joni da Silva Fraga

Prof. Djones Vinicius Lettnin

Eng. Frederico Ferlini

Visão geral

O objetivo geral do trabalho prático é o projeto e implementação em VHDL/FPGA de um circuito para calcular o consumo instantâneo de combustível em um veículo, por intermédio da multiplicação de números não inteiros utilizando a representação em ponto flutuante.

Referencial teórico

1. Multiplicação em binário - algoritmo soma e desloca:

• Um circuito para multiplicação em binário aceita como entrada dois operandos de n bits cada um, fornecendo como saída um resultado de 2 * n bits. Por exemplo, considerando dois operandos de 8 bits cada um, o resultado da multiplicação terá 16 bits.
• A Figura 1 apresenta os passos da multiplicação em binário realizada manualmente. Nesse exemplo, os operandos (multiplicando e multiplicador) são os valores 10 e 14 em decimal (primeira coluna). Assim, a operação a ser realizada consiste em 10*14 = 140. A coluna DEC apresenta os passos para a multiplicação em decimal. A coluna BIN apresenta os passos para a multiplicação em binário. A terceira e última coluna, apresenta os resultados parciais das multiplicações em binário. A última linha apresenta o resultado final (produto) em decimal (primeira coluna) e binário (coluna do meio).
  Figura 1. Exemplo de operação de multiplicação em decimal e em binário.

• Na Figura 2 é apresentado o diagrama de blocos de um circuito utilizado na execução da multiplicação de 4 bits descrita na Figura 1.

• A Figura 3 mostra o fluxograma do algoritmo de multiplicação "soma e desloca" do circuito da Figura 2:
  • Na Figura 2, o registrador "Multiplicando" de 4 bits é uma das entradas do somador (ULA), e a parte superior do registrador "Produto" (4 bits) é o segundo operando do somador.
  • O "Multiplicador" está armazenado na parte inferior (4 bits) do registrador "Produto".
  • Inicialmente, a parte superior do registrador "Produto" possui o valor zero ("0000").
  • O algoritmo inicia verificando se o bit 0 (menos significativo) do "Multiplicador" (localizado no registrador "Produto"), possui o valor '1'.
  • Se o bit 0 do "Multiplicador" for igual a '1', então o "Multiplicando" é adicionado à parte superior do "Produto".
  • Se o bit 0 do "Multiplicador" for igual a '0', então o "Multiplicando" NÃO é adicionado à parte superior do "Produto".
  • Em ambos os casos (Multiplicador(0) = '1' ou '0'), o registrador "Produto" (incluindo o registrador embutido "Multiplicador") é deslocado um bit à direita.
  • O teste (Multiplicador(0) = '1'), seguido da soma do multiplicando com o produto, e do deslocamento do "Produto", é repetido 4 vezes (n vezes), que é o tamanho do "Multiplicando" e do "Multiplicador".
  • Após as n repetições (4, no exemplo em questão), o registrador "Produto" armazenará o resultado da multiplicação.

• A Figura 4 mostra o conteúdo do registrador "Produto" a cada passo do algoritmo.
  
  Figura 2. Diagrama de blocos de circuito para multiplicação de operandos de 4 bits.
  
  Figura 3. Fluxograma do algoritmo de multiplicação "soma e desloca" de um multiplicador de n bits.
  
  Figura 4. Conteúdo do "registrador de produto" a cada etapa de execução do algoritmo de multiplicação "soma e desloca" de um multiplicador de 4 bits.

2. Representação de números com vírgula em binário

• Ponto Fixo
  • Exemplo: representar 12,3456 em binário utilizando ponto fixo, sendo metade dos bits para parte inteira e a outra metade para parte fracionária. Figura 5. Representação de 12,3456 em ponto fixo.

• Ponto Flutuante
  • Exemplo: representar 12,3456 em binário utilizando ponto flutuante, sendo 4 bits para o expoente e 10 bits para mantissa. Figura 6. Representação de 12,3456 em ponto flutuante.

• Ponto Flutuante Polarizado (NÃO será utilizado nesse trabalho)
  • Sistemas que utilizam o padrão IEEE-754 usam a "polarização" para armazenar o valor do expoente. A polarização facilita a comparação dos expoentes no nível lógico.
  • A representação com polarização NÃO será utilizada nesse trabalho.

• Normalização
  • A "normalização" é utilizada para padronizar a representação dos números e, também, para facilitar as operações aritméticas. Neste trabalho, um número binário será considerado normalizado quando o bit mais significativo MSB da mantissa for UM. Se o número estiver normalizado, e o MSB for ZERO, então isso significa que se trata da representação em ponto flutuante do valor ZERO. 0,d₁d₂d₃...* 2^e onde d₁ = 1
  • Exemplos de números normalizados:
    • 1111 11111111 = (255/256) * 2¹⁵ = 255 * 2⁷ [Maior número representável]
    • 0000 10000000 = (128/256) * 2⁰ = 0,5 [Menor número normalizado]
    • 0001 10000000 = (128/256) * 2¹ = 1 [Mantissa = 10000000, expoente = 1]
    • 0101 10001000 = (136/256) * 2⁵ = 17 [Mantissa = 10001000, expoente = 5]
    • 11,125 = 1011,001 = 0,1011001 * 2⁴ [Mantissa = 1011001, expoente = 4]
    • 2,3125 = 10,0101 = 0,100101 * 2² [Mantissa = 100101, expoente = 2]
    • 0,375 = 0,011 = 0,11 * 2^-1 [Mantissa = 11000000, expoente = -1]
    • 0,000 = 0 * 2⁰ = zero [Mantissa = 00000000, expoente = 0]

  • Exemplos de números NÃO normalizados:
    • 11,125 = 1011,001 = 0,01011001 * 2⁵ [Mantissa = 01011001, expoente = 5]
    • 2,3125 = 10,0101 = 0,00100101 * 2⁴ [Mantissa = 00100101, expoente = 4]
    • 0,375 = 0,011 = 0,011 * 2⁰ [Mantissa = 011, expoente = 0]
    • 0,000 * 2¹³ = zero? [Mantissa = 0, expoente = 13]

Especificação

• Soluções em software de aritmética de ponto flutuante são mais lentas do que soluções em hardware (aproximadamente 1.000 vezes mais lentas). Por essa razão, circuitos para multiplicação em ponto flutuante são largamente utilizados em uma variedade de aplicações.
• O cálculo do consumo instantâneo de combustível, realizado pelo computador de bordo de um determinado veículo, é um bom exemplo de aplicação que necessita velocidade de processamento ao lidar com números em ponto flutuante. Para calcular o consumo instantâneo de combustível são utilizado dados provenientes de diversos sensores do veículo. É preciso obter a taxa de injeção de combustível, a rotação do motor, a distância percorrida, a velocidade, entre outros. Assim, diversos sensores são lidos e cálculos são realizados muitas vezes por segundo, de forma a manter o motorista constantemente atualizado sobre o consumo instantâneo do seu veículo. Para facilitar a implementação do circuito, assumir que o consumo instantâneo de combustível é calculado pela seguinte equação:
  Consumo instantâneo (km/l) = Distância percorrida * Injeção de combustível

• A distância percorrida e a quantidade de combustível injetado são valores binários em ponto flutuante, calculados por um circuito dedicado, a partir de dados recebidos de sensores.

• Projetar e implementar em VHDL um circuito para o cálculo do consumo instantâneo de combustível, que utiliza como entrada as duas informações da equação anterior. Trata-se de um circuito para multiplicação em ponto flutuante, que deverá ser implementado em VHDL conforme o diagrama de blocos apresentado na Figura 7.
  Figura 7. Diagrama de blocos do circuito a ser implementado em VHDL.

• O formato dos operandos e do resultado fornecido pelo circuito está representado na Figura 8. Nesse formato, cada valor possui 12 bits, sendo 4 bits para o expoente e 8 bits para a mantissa.
  Figura 8. Formato dos operandos e resultado.

• Conforme apresentado na Figura 7, o circuito possui um total de 10 sinais (bits) de entrada, e 13 sinais (bits) de saída.

• Os 10 bits de entrada são fornecidos por 8 chaves, SW(7 downto 0), e por dois push-buttons, KEY(0) e KEY(1), onde:
  • O push-button KEY(0) deverá ser utilizado para realizar a inicialização (reset) do circuito.
  • O push-button KEY(1) deverá ser utilizado para alimentar o circuito com as "partes" dos operandos fornecidos por intermédio das chaves SW(7 downto 0).

• Os 13 bits de saída são apresentados ao usuário por intermédio dos LEDs vermelhos e verdes, onde:
  • Os 4 bits do expoente são apresentados nos LEDs vermelhos LEDR(3 downto 0).
  • Os 8 bits da mantissa são apresentados nos LEDs verdes LEDG(7 downto 0).
  • A ocorrência de overflow deverá ser indicada em um LED verde - LEDG(8).

• A carga dos operandos de entrada no circuito deve ser comandada pelo push-button KEY(1) da seguinte forma:
  • Ao se pressionar KEY(1) pela primeira vez, os 8 bits da mantissa do primeiro operando são obtidos a partir das chaves SW(7 downto 0), e carregados no circuito.
  • Ao se pressionar KEY(1) pela segunda vez, os 8 bits da mantissa do segundo operando são obtidos a partir das chaves SW(7 downto 0), e carregados no circuito.
  • Ao se pressionar KEY(1) pela terceira vez, os dois expoentes de 4 bits de ambos operandos são obtidos a partir das chaves SW(7 downto 0), e carregados no circuito.

• Após KEY(1) ter sido pressionado pela terceira vez, todos os operandos foram carregados, e o circuito realiza a multiplicação em ponto flutuante automaticamente, fornecendo o resultado nos LEDs vermelhos e verdes.

• Todo o controle da entrada de dados, execução da multiplicação em ponto flutuante, e apresentação dos resultados, deve ser realizado pela máquina de estados implementada no bloco CONTROLE da Figura 7.

• Se o resultado a ser apresentado na saída (LEDs vermelhos e verdes) for diferente de zero, então este deverá estar normalizado, mesmo que os operandos de entrada não estejam normalizados.

• Para realizar a normalização, será necessário deslocar a mantissa até que o primeiro dígito após a vírgula seja '1'. É preciso contar o número total de deslocamentos realizados, e alterar o expoente de acordo. Isso deve ser realizado pelo módulo "Contador de 5 bits" da Figura 7.

• Assumir que nunca irá ocorrer underflow de expoentes.

• A ocorrência de overflow deverá ser indicada em um LED verde - LEDG(8).

• Material de apoio para o desenvolvimento do trabalho:
  • www.pucrs.br/famat/augusto/logica_matematica/SistemaPtFlut.pdf
  • www.inf.pucrs.br/~emoreno/undergraduate/EC/arqi/class_files/Aula09.pdf
  • www.inf.pucrs.br/~emoreno/undergraduate/EC/arqi/class_files/Aula08.pdf
  • http://babbage.cs.qc.edu/IEEE-754/Decimal.html

Documentação do projeto (relatório final)

• A documentação deverá ser completa e clara o suficiente para possibilitar alterações e atualizações na implementação do projeto, sem a necessidade de consultar os projetistas. Durante a correção da documentação o professor da disciplina irá realizar uma alteração no código VHDL, sem consultar os autores, com informações obtidas apenas a partir da documentação. Na avaliação final da documentação será considerado o grau de facilidade para realizar a alteração no VHDL.

• A documentação do projeto deverá conter uma descrição detalhada de todos os módulos desenvolvidos.

• O texto deverá DESCREVER o projeto, sem incluir a listagem completa do código VHDL implementado. Alguns trechos do código VHDL poderão ser incluídos na documentação, apenas quando necessário para alguma explicação de módulos implementados.

• Deverá ser incluído o fluxo completo do projeto, detalhando as ferramentas utilizadas e as etapas de projeto. A descrição do fluxo deve ser suficientemente detalhada de forma a facilitar a repetição de todas as etapas realizadas. No momento da correção do trabalho será consultada e seguida a descrição do fluxo de projeto existente na documentação. Dessa forma, descrições incompletas do fluxo de projeto poderão prejudicar a avaliação do trabalho.

• Preparar e incluir na documentação um diagrama de blocos completo com todos os módulos implementados. O diagrama de blocos deverá ser detalhado de forma a incluir todos os sinais de entrada e saída, e todos os módulos implementados.

• Deverá ser fornecida também a representação gráfica das máquinas de estados, tabelas de estados e explicações sobre estados e transições.

• Sugestão de organização para o documento do projeto:

  • Folha de rosto contendo dados do autor, da instituição, local, data;
  • Objetivos do trabalho;
  • Especificação do problema proposto - visão/entendimento do autor sobre essa especificação;
  • Projeto dos componentes do sistema com uma breve descrição do objetivo de cada componente. Incluir nessa descrição uma explicação (com diagrama de blocos e textual) dos componentes estudados na teoria e sua utilização na prática (ex. multiplexadores, decodificadores, circuitos aritméticos, ...);
  • Descrição das ferramentas utilizadas e fluxo de projeto;
  • Descrição da simulação realizada, com diagramas de forma de ondas extraídos diretamente do Quartus II ou ModelSim;
  • Considerações e conclusões sobre o trabalho realizado.

• É importante cuidar a coerência e a coesão da documentação, pois o documento entregue será essencial para o entendimento e correção do trabalho realizado.

• A documentação deverá ser entregue no Moodle, obedecendo RIGOROSAMENTE o prazo estipulado.

Código fonte VHDL e arquivo de projeto do Quartus II

• O código fonte VHDL deve estar adequadamente comentado - incluir um comentário explicativo em cada bloco de código e, sempre que necessário, em linhas individuais.

• Incluir um bloco de comentário no início do arquivo com o fonte VHDL contendo dados dos alunos e demais dados de identificação do projeto (ex. utilidade, ferramentas, FPGA alvo, ...).

• O código fonte precisa estar com a indentação adequada.

• Escolher nomes adequados para os símbolos utilizados no programa (entities, architectures, signals, ...).

• Os fontes VHDL deverão ser entregues no Moodle, obedecendo RIGOROSAMENTE o prazo estipulado.

• Gerar um arquivo compactado, contendo APENAS os fontes VHDL do projeto desenvolvido no Quartus II, e submeter apenas esse arquivo. O sistema de submissão de trabalhos disponível no Moodle aceitará a submissão de um único arquivo por grupo.

• Procurar o monitor da disciplina para dúvidas sobre o projeto dos circuitos a serem utilizados.

• Verificar as agendas semanais dos professores da disciplina para agendar horários de atendimento e, também, para agendar a data/hora da apresentação do trabalho que deverá ser realizada na semana que inicia no dia 28 de novembro:

Avaliação

• O trabalho poderá ser desenvolvido individualmente ou em grupos com, no máximo, três integrantes.

• A documentação do projeto e o fonte VHDL deverão ser entregues no Moodle no dia 25 de novembro de 2011.

• A apresentação da simulação e a demonstração do funcionamento por intermédio de simulação será realizada na semana de 28 de novembro a 02 de dezembro 2011. O grupo deverá agendar a data e hora para apresentação do trabalho durante essa semana.

• Durante a apresentação, os alunos deverão estar aptos a responder quaisquer perguntas. Respostas insatisfatórias ou a ausência dos alunos poderá acarretar em anulação da nota final.

• Na apresentação serão realizados questionamentos sobre decisões de projeto e estratégias de implementação VHDL utilizadas. Será verificada também a familiaridade dos alunos com as ferramentas de desenvolvimento utilizadas durante o semestre. Todos os alunos do grupo devem estar aptos a responder todas as questões.

• As explicações durante a apresentação da documentação do projeto, e na demonstração do projeto funcionando por intermédio da simulação e dos diagramas de formas de onda, são fundamentais para a avaliação.

• Trabalhos copiados, inclusive entre turmas, resultarão em nota zero para todos os alunos envolvidos. Será utilizado o MOSS como ferramenta auxiliar na identificação de situações de plágio.

• Os dois itens a serem avaliados possuem os seguintes pesos na nota final do trabalho prático:

  • Documentação do projeto: 50%

  • Demonstração do funcionamento por intermédio de simulação no Quartus II ou ModelSim: 50%

• OBSERVAÇÃO IMPORTANTE!! O trabalho poderá ser realizado em grupo, porém A AVALIAÇÃO É INDIVIDUAL. Cada integrante do grupo SERÁ QUESTIONADO INDIVIDUALMENTE, e deverá estar apto A UTILIZAR A FERRAMENTA de desenvolvimento, e mostrar CONHECIMENTO DE TODO O VHDL desenvolvido, assim como da SIMULAÇÃO REALIZADA.