

Unidade4\* - Aulas1/2:

“Pipelines”, “Hazards” e “Forwarding”

Profs. Fernando Gehm Moraes e Ney Laert Vilar Calazans

6 de Junho de 2000



\* Adaptado de Apresentações de Randy Katz, University of Berkeley

Sumário

- ◎ Pipeline
  - Introdução
  - Pipelines em Computadores
  - Arquitetura DLX
  - Organização DLX com Pipelines
- ◎ Hazards
  - Hazards Estruturais
  - Hazards de Dados
  - Forwarding




Sumário

- ◎ Pipeline
  - Introdução
    - » Bibliografia:
      - Hennessy, J.L. & Paterson, D.A. *Computer Architecture: a quantitative approach*. Morgan Kaufmann, Segunda Edição, 1996.
        - Capítulos 3 (Pipelines com estudo de caso -DLX), 2 (Especificação da arquitetura DLX), 4 (Pipeline Avançado).




Pipeline é Natural!


- ◎ Exemplo da Lavanderia:
- ◎ Ana, Bruno, Cristiane e Daniela têm cada uma uma trouxa de roupas para lavar, secar e dobrar;
- ◎ Lavagem leva 30 minutos;
- ◎ Secagem leva 40 minutos;
- ◎ Dobragem leva 20 minutos.



Lavanderia Seqüencial




Lavanderia pipeline



## Definições para Pipelines

- ◎ Pipeline = em inglês, tubo, oleoduto - instruções entram numa ponta e são processadas na ordem de entrada;
- ◎ Tubo é dividido em **estágios** ou **segmentos**;
- ◎ Tempo que uma instrução fica no tubo = **latência** ;
- ◎ Número de instruções executadas na unidade de tempo = **desempenho** ou **“throughput”**.
- ◎ Tempo que uma instrução permanece em um estágio = **ciclo de máquina** - normalmente, igual a um ciclo de relógio (excepcionalmente dois);
- ◎ **Balanciamento**- medida da uniformidade do tempo gasto em cada estágio.

## Lições ensinadas por Pipelines



## Sumário

- ◎ Pipeline
  - ▢ Introdução
    - Pipelines em Computadores




*Gaph*  
Grupo de Apoio ao Projeto de Hardware

## Pipelines em Computadores

- ◎ Técnica de implementação - múltiplas instruções com execução superposta;
- ◎ Chave para criar processadores velozes, hoje;
- ◎ Similar a uma linha de montagem de automóveis:
  - **Linha de montagem**: vários estágios; cada estágio em paralelo com outros, sobre automóveis diferentes;
  - **Pipeline em computadores**: cada estágio completa parte de instrução; como antes, diferentes estágios sobre partes de diferentes instruções; Registradores separam estágios;
  - **Partes de uma instrução**: Busca, busca de operandos, execução.

## Organização Geral Pipeline

- ◎ Alternância de elementos de memória e blocos combinacionais :
  - **memória**: segura dados entre estágios, entre ciclos de relógio;
  - **CCs**: lógica combinacional, processam informação.



## Pipelines em Computadores

- ◎ Se **estágios perfeitamente “balanceados”**:
  - tempo para terminar de executar instruções com pipeline = tempo por instrução na máquina sem pipeline / número de estágios no pipeline;
- ◎ **Meta do projetista** - balancear estágios;

## Pipelines - Vantagens e Inconvenientes

- ⊙ Vantagens
  - reduz tempo médio de execução de programas;
  - reduz o CPI (clocks por instrução) médio;
  - reduz duração do ciclo de clock;
  - acelera processamento sem mudar forma de programação.
- ⊙ Inconvenientes
  - estágios em geral não podem ser totalmente balanceados;
  - implementação complexa, acrescenta custos (hardware, tempo);
  - para ser implementado, conjunto de instruções deve ser simples.
- ⊙ Conclusão
  - Pipelines são difíceis de implementar, fáceis de usar.

13

## Sumário

- ⊙ Pipeline
  - Introdução
  - Pipelines em Computadores
    - Arquitetura DLX



14

## Arquitetura DLX-1

- ⊙ Microprocessador RISC de 32 bits, load-store
  - 32 registradores de 32 bits de propósito geral (GPRs) - R0-R31;
  - registradores de ponto flutuante (FPR) visíveis como precisão simples, 32x32 (F0, F1, ..., F31) ou precisão dupla 16x64 (F0, F2, ..., F30);
  - R0 é constante, vale 0;
  - Alguns registradores especiais - Status, FPStatus.
- ⊙ Modos de endereçamento
  - imediato com operando de 16 bits (em hardware);
  - base deslocamento com endereço de 16 bits (em hardware);
  - a registrador (base deslocamento com deslocamento 0);
  - absoluto (direto) com operando de 16 bits (base-deslocamento R0 é base).

15

## Arquitetura DLX-2




- ⊙ Barramento de dados e endereços de 32 bits;
- ⊙ Portanto, cada leitura da memória traz para dentro do processador 32 bits:
  - 4 bytes;
  - 2 meia-palavras;
  - 1 palavra;
- ⊙ Memória endereçável a byte, modo Big Endian
  - Big Endian - dados de mais de um byte são guardados em posições de memória a partir do byte mais significativo (SPARC, PPC, etc);
  - Little Endian - dados de mais de um byte são guardados em posições de memória a partir do byte menos significativo (Intel);
  - acesso a byte, meia-palavra (16 bits) ou palavra (32bits).

16

## Arquitetura DLX-3

### Formatos de Instrução

- Tipo I:
  - » Loads, stores, de bytes, meia-palavra e palavra, todos os imediatos, saltos condicionais (rs1 é registrador, rd não usado), salto incondicional a registrador;
- Tipo R:
  - » operações com ALU e registradores, func diz a operação, operações com registradores especiais;
- Tipo J:
  - » salto incondicional, exceções e retornos de exceção.



17

## Sumário

- ⊙ Pipeline
  - Introdução
  - Pipelines em Computadores
  - Arquitetura DLX
    - Organização DLX com Pipelines



18

## Ciclos de Máquina do DLX - 1 de 2

- ⊙ 1- Ciclo de Busca de Instrução (IF):
  - $IR \leftarrow Mem(PC); NPC \leftarrow PC+4;$
- ⊙ 2 - Ciclo de decodificação de instrução/busca de registrador (ID)
  - $A \leftarrow Regs(IR[6:10]); B \leftarrow Regs(IR[11:15]); Imm \leftarrow (IR[16]) \ll \#IR[16:31];$
  - A, B, Imm são regs. temporários; operação sobre Imm é Extensão de sinal.
- ⊙ 3 - Ciclo de execução e cálculo de endereço efetivo (EX)
  - Referência à memória:  $ALUOutput \leftarrow A + Imm;$
  - Instrução Reg-Reg/ALU:  $ALUOutput \leftarrow A op B;$
  - Instrução Reg-Imm/ALU:  $ALUOutput \leftarrow A op Imm;$
  - Desvios condicionais:  $ALUOutput \leftarrow NPC + Imm; Cond \leftarrow (A op 0);$ 
    - op no último tipo é um operador relacional, tal como  $<, >, ==,$  etc.


19

## Ciclos de Máquina do DLX - 2 de 2

- ⊙ 4 - Ciclo de acesso à memória/término de desvio condicional (MEM)
  - Referência à memória:  $LMD \leftarrow Mem[ALUOutput] \text{ OU } Mem[ALUOutput] \leftarrow B;$
  - Desvio Condicional:  $if (cond) PC \leftarrow ALUOutput \text{ else } PC \leftarrow NPC;$
- ⊙ 5 - Ciclo de atualização ou write-back (WB)
  - Instrução Reg-Reg/ALU:  $Regs(IR[16:20]) \leftarrow ALUOutput;$
  - Instrução Reg-Imm/ALU:  $Regs(IR[11:15]) \leftarrow ALUOutput;$
  - Instrução Load:  $Regs(IR[11:15]) \leftarrow LMD;$
- ⊙ Próxima página ilustra a implementação sem pipeline.


20

## Um Bloco de Dados p/o DLX Fig3.1, Página 130



21

## Bloco de Dados DLX com Pipeline Fig3.4, Página 134




### • Controle de Dados Estacionário

- decodificação local para cada fase da instrução ou estágio do pipeline

22

## Pipelines ao longo do Tempo Fig 3.3, Página 133



PIPE CHEIO

23

## Pipeline em Computadores é Complicado!

- ⊙ Limitações de pipelines: **Hazards** (perigos) evitam que uma próxima instrução execute durante um determinado ciclo de clock:
  - **Hazard estrutural**: HW não pode dar suporte a uma determinada combinação de instruções;
  - **Hazard dados**: Instrução depende do resultado de uma instrução anterior ainda no pipeline;
  - **Hazard de controle**: Pipeline de saltos e outras instruções que mudam o PC.
- ⊙ Solução comum é suspender (**stall**) o pipeline até que o hazard “**bolhas**” temporais no pipeline (tratado a seguir).

24

## Sumário

### ▣ Pipeline

- ▣ Introdução
- ▣ Pipelines em Computadores
- ▣ Arquitetura DLX
- ▣ Organização DLX com Pipelines

### ◎ Hazards

- Hazards Estruturais




*GapH*  
Grupo de Análise de Projetos de Hardware

25

## Hazard Estrutural / Memórias de uma porta


Fig 3.6, Página 142



26

## Hazard Estrutural / Memórias de uma porta

Fig 3.7, Página 143



27

## Equação de Speed Up para Pipeline

$$\begin{aligned} \text{Speedup from pipelining} &= \frac{\text{Ave Instr Time unpipelined}}{\text{Ave Instr Time pipelined}} \\ &= \frac{\text{CPI}_{\text{unpipelined}} \times \text{Clock Cycle}_{\text{unpipelined}}}{\text{CPI}_{\text{pipelined}} \times \text{Clock Cycle}_{\text{pipelined}}} \\ &= \frac{\text{CPI}_{\text{unpipelined}}}{\text{CPI}_{\text{pipelined}}} \times \frac{\text{Clock Cycle}_{\text{unpipelined}}}{\text{Clock Cycle}_{\text{pipelined}}} \end{aligned}$$

$$\text{Ideal CPI} = \text{CPI}_{\text{unpipelined}} / \text{Pipeline depth}$$

$$\text{Speedup} = \frac{\text{Ideal CPI} \times \text{Pipeline depth}}{\text{CPI}_{\text{pipelined}}} \times \frac{\text{Clock Cycle}_{\text{unpipelined}}}{\text{Clock Cycle}_{\text{pipelined}}}$$

28

## Equação de Speed Up para Pipeline

$$\text{CPI}_{\text{pipelined}} = \text{Ideal CPI} + \text{Pipeline stall clock cycles per instr}$$

$$\text{Speedup} = \frac{\text{Ideal CPI} \times \text{Pipeline depth}}{\text{Ideal CPI} + \text{Pipeline stall CPI}} \times \frac{\text{Clock Cycle}_{\text{unpipelined}}}{\text{Clock Cycle}_{\text{pipelined}}}$$

$$\text{Speedup} = \frac{\text{Pipeline depth}}{1 + \text{Pipeline stall CPI}} \times \frac{\text{Clock Cycle}_{\text{unpipelined}}}{\text{Clock Cycle}_{\text{pipelined}}}$$

29

## Exemplo: duas portas vs. uma porta

- Máquina A: Memória de duas portas;
- Máquina B: Memória de uma porta, mas com implementação pipeline possui um clock 1.05 vezes mais rápido (5%);
- CPI ideal = 1 para ambos;
- Loads são 40% das instruções executadas;
 
$$\begin{aligned} \text{SpeedUp}_A &= \text{Pipeline Depth} / (1 + 0) \times (\text{clock}_{\text{unpipe}} / \text{clock}_{\text{pipe}}) \\ &= \text{Pipeline Depth} \\ \text{SpeedUp}_B &= \text{Pipeline Depth} / (1 + 0.4 \times 1) \\ &\quad \times (\text{clock}_{\text{unpipe}} / (\text{clock}_{\text{unpipe}} / 1.05)) \\ &= (\text{Pipeline Depth} / 1.4) \times 1.05 \\ &= 0.75 \times \text{Pipeline Depth} \\ \text{SpeedUp}_A / \text{SpeedUp}_B &= \text{Pipeline Depth} / (0.75 \times \text{Pipeline Depth}) \\ &= 1.33 \end{aligned}$$
- Máquina A é 1.33 vezes mais rápida (33%).

30

## Sumário

### Pipeline


- Introdução
- Pipelines em Computadores
- Arquitetura DLX
- Organização DLX com Pipelines

### Hazards

- Hazards Estruturais
- Hazards de Dados



## Hazard de Dados em RI Fig.3.9, Página 147



## Três Hazards de Dados Genéricos

Instr<sub>i</sub> seguida pela Instr<sub>j</sub>

### Leitura Após Escrita (RAW)

Instr<sub>j</sub> tenta ler operando antes que a Instr<sub>i</sub> escreva ele;

## Três Hazards de Dados Genéricos

Instr<sub>i</sub> seguida pela Instr<sub>j</sub>

### Escrita Após Leitura (WAR)

Instr<sub>j</sub> tenta escrever operando antes que a Instr<sub>i</sub> leia ele

### Não pode acontecer no pipeline do DLX porque:

- Todas as instruções levam 5 estágios,
- Leituras são sempre no estágio 2, e
- Escritas são sempre no estágio 5

## Três Hazards de Dados Genéricos

Instr<sub>i</sub> seguida pela Instr<sub>j</sub>

### Escrita Após Escrita (WAW)

Instr<sub>j</sub> tenta escrever operando antes que a Instr<sub>i</sub> o escreva;

- Quando ocorre, dá resultados incorretos (Instr<sub>i</sub> e não Instr<sub>j</sub>)

### Não pode acontecer no pipeline do DLX porque :

- Todas instruções ocupam 5 estágios, e
- Escritas são sempre no estágio 5

### Pipelines mais complicados podem apresentar hazards dos tipos WAR e WAW.

## Sumário

### Pipeline

- Introdução
- Pipelines em Computadores
- Arquitetura DLX
- Organização DLX com Pipelines


### Hazards

- Hazards Estruturais
- Hazards de Dados
- Forwarding




## Forwarding pode evitar Hazard de Dados!

Fig 3.10, Página 149




## Mudança de HW para Forwarding

Fig 3.20, Página 161




## Hazard de Dados mesmo com Forwarding

Fig 3.12, Página 153



## Hazard de Dados mesmo com Forwarding

Fig 3.13, Página 154



## Escalonamento em Software para evitar Hazards de Loads

O compilador tenta produzir código eficiente para

$a = b + c;$

$d = e - f;$


assumindo a, b, c, d, e, e f em memória.

Código lento:

Código Rápido:



|     |          |     |          |
|-----|----------|-----|----------|
| LW  | Rb,b     | LW  | Rb,b     |
| LW  | Rc,c     | LW  | Rc,c     |
| ADD | Ra,Rb,Rc | LW  | Re,e     |
| SW  | a,Ra     | ADD | Ra,Rb,Rc |
| LW  | Re,e     | LW  | Rf,f     |
| LW  | Rf,f     | SW  | a,Ra     |
| SUB | Rd,Re,Rf | SUB | Rd,Re,Rf |
| SW  | d,Rd     | SW  | d,Rd     |

## Código lento



- : significa estágio não utilizado na operação corrente, só transfere informação

## Código rápido, re-escalonado




19 ciclos ao invés dos 24 anteriores. 25 % rápido!!!!

- : significa estágio não utilizado na operação corrente, só transfere informação

43

## Compilador pode evitar Stalls de Loads



44

## Resumo de Pipelines

- Superpõe tarefas, é fácil se tarefas são totalmente independentes;
- Speed Up  $\leq$  Profundidade do Pipeline; se CPI ideal é 1, então:

$$\text{Speedup} = \frac{\text{Pipeline Depth}}{1 + \text{Pipeline stallCPI}} \times \frac{\text{Clock Cycle Unpipelined}}{\text{Clock Cycle Pipelined}}$$

- Hazards limitam desempenho de pipelines:
  - Estrutural: precisa de mais recursos de HW;
  - Dados: precisa de forwarding e escalonamento por compilador;
  - Controle: discute-se em Arquitetura de Computadores.

45

## Por hoje é só! Até a próxima!



Organização de Computadores

46