UFSC logo

Eduardo Augusto Bezerra, PhD
Embedded Systems and Space Applications

EEL logo

Home | Interests | Research | Teaching | Publications | Download

GSE | LISHA | Innalogics | Opportunities | Contact


EEL7020 - Sistemas Digitais

Semestre 2012/1


Curso: Engenharia Elétrica
Turmas: 2202ABCDE, 2220ABC, 8213AC
Código da disciplina: EEL7020
Carga horária: 60 horas-aula
Número de créditos: 4
Nome do professor: Eduardo Augusto Bezerra

Horário das aulas:
  • Seg 08:20-10:00 - Lab - Turmas 2220A e 2202E - Prof. Joni Fraga
  • Ter 10:10-11:50 - Lab - Turmas 2202B e 8213A - Prof. Eduardo Bezerra
  • Ter 13:30-15:10 - Teoria - Turmas 2202ABCDE - Prof. Djones Lettnin
  • Qui 08:20-10:00 - Teoria - Turmas 2220ABC e 8213AC - Prof. Joni Fraga
  • Sex 08:20-10:00 - Lab - Turmas 2220B e 2202C - Prof. Eduardo Bezerra
  • Sex 13:30-15:10 - Lab - Turmas 8213C e 2202D - Prof. Eduardo Bezerra
  • Sex 15:10-16:50 - Lab - Turmas 2202A e 2220C - Prof. Eduardo Bezerra




Ementa

Conceitos introdutórios; códigos e sistemas de números; portas lógicas e álgebra booleana; circuitos lógicos combinacionais; flip-flop e dispositivos relacionados; aritmética digital: operações e circuitos; contadores e registradores; famílias lógicas; circuitos lógicos MSI; memórias; dispositivos lógicos programáveis.



Objetivos


O cumprimento da disciplina busca dar ao aluno, ao final do semestre, condições de:
  • Aprender conceitos relacionados a sistemas numéricos, álgebra de chaves e fundamentos da área de sistemas digitais.
  • Desenvolver a capacidade de análise de sistemas digitais de complexidade baixa ou média.
  • Entender metodologias de síntese de sistemas digitais de complexidade baixa ou média.
  • Projetar sistemas digitais de baixa complexidade em nível de RTL.
  • Projetar sistemas digitais usando linguagens de descrição de hardware.
  • Compreender o fluxo de ferramentas de auxílio ao projeto de sistemas digitais (simuladores, minimizadores, entre outros).
  • Conhecer dispositivos lógicos reconfiguráveis (FPGA, CPLD).



Metodologia

  • O conteúdo programático será desenvolvido por meio de aulas expositivas com auxílio de recursos multimídia.
  • Aulas teóricas, expositivas, com slides preparados a partir dos livros texto da disciplina
  • Exercícios teóricos a serem resolvidos em aula e extra-classe pelos alunos
  • Aulas práticas, em laboratório, onde os alunos seguirão tutoriais fornecidos pelo professor com instruções para utilização de ferramentas e placas de desenvolvimento
  • Ao final de cada aula prática os alunos deverão preparar um relatório descrevendo as atividades realizadas e os resultados observados/obtidos
  • O material a ser utilizado nas aulas práticas e slides das aulas teóricas podem ser encontrados na página da disciplina
  • Os alunos serão informados sobre ferramentas de simulação e sobre linguagem de descrição de hardware a partir da plataforma Moodle e da página da disciplina, onde também serão eventualmente adicionados exercícios extra-classe para complementar a formação.
  • Ao longo do curso, far-se-á uso de HDLs para descrever os circuitos e sistemas digitais apresentados.
  • Atendimento aos alunos em horário extra-classe visando esclarecer dúvidas pontuais e individuais
  • Auxílio de monitor para esclarecer dúvidas



Avaliação

  • Três provas teóricas sobre o conteúdo da disciplina. A média aritmética destas notas é a média da teoria (MT).
  • A média do laboratório (ML) é a média aritmética dos trabalhos práticos desenvolvidos durante o semestre.
  • A média geral do semestre (MS) é a média aritmética: MS = (MT + ML) / 2 arredondada para o meio ponto mais próximo (meio ponto superior, nos casos das frações ,25 e ,75).
  • Condição para a aprovação:
    • Freqüência > 75% e MS >= 6,0



Bibliografia

  • Livro texto:
  • Bibliografia complementar:
    • [Kat05] Randy Katz, Gaetano Borrielo, "Contemporary Logic Design"., 2nd ed., Prentice Hall, 2005.
    • [Uye02] John P. Uyemura, "Sistemas digitais: Uma abordagem integrada", Thomson, 2002.
    • [Wak05] John F. Wakerly, "Digital design: Principles and practices", Prentice Hall, 2005.
    • [Vah07a] Frank Vahid, Roman Lysecky, "Verilog for Digital Design", 1st ed., Wiley, 2007.



Monitoria

  • Monitor: Lui Pillmann de Barros - email: lpblui AT gmail.com
  • Horário do monitor:
    • Seg 10:10-11:00; 12:00-14:00
    • Ter 09:10-11:50; 18:30-20:00
    • Qui 10:10-11:50; 18:30-20:00
  • Equipe de apoio (alunos de pós-graduação):
    • Roberto de Matos - email: roberto AT eel ufsc br
    • Cristiano Ferreira - email: cferreira.ec AT gmail com
    • Frederico Ferlini - email: fferlini AT gmail com
    • Paulo Villa - email: prcvilla AT gmail com



Horário de atendimento aos alunos

  • Horários disponíveis:
    • Ter 10:10-11:50
    • Sex 08:20-10:00
    • Sex 13:30-16:50



Ferramentas e Materiais




Trabalho prático



Organização das aulas de laboratório

Aula Data - Hora Turma Conteúdo
Lab 1 12/03 - 08:20
13/03 - 10:10
16/03 - 08:20
16/03 - 13:30
16/03 - 15:10
2220A/2202E
2202B/8213A
2220B/2202C
8213C/2202D
2202A/2220C
- Apresentação da disciplina

- Fluxo Quartus II - Esquemático [SLIDES LAB 1]

- Tutorial esquemático detalhado: Esquemático Quartus II

19/03 - 08:20
20/03 - 10:10
23/03 - 08:20
23/03 - 13:30
23/03 - 15:10
2220A/2202E
2202B/8213A
2220B/2202C
8213C/2202D
2202A/2220C
Dia 23/03, feriado.
Nas demais aulas revisão dos labs anteriores.
Lab 2
Lab 3
26/03 - 08:20
27/03 - 10:10
30/03 - 08:20
30/03 - 13:30
30/03 - 15:10
2220A/2202E
2202B/8213A
2220B/2202C
8213C/2202D
2202A/2220C
- Fluxo Quartus II - VHDL [SLIDES LAB 2]
- Tutorial VHDL detalhado: VHDL Quartus II

- Chaves, Luzes (I/O) [SLIDES LAB 3]
- Laboratórios da Altera (Part I)

Apoio:
Introdução FPGAs, Introdução DE2, Manual DE2
Pinos.csv, Simulador LCD, Datasheet LCD

02/04 - 08:20
03/04 - 10:10
06/04 - 08:20
06/04 - 13:30
06/04 - 15:10
2220A/2202E
2202B/8213A
2220B/2202C
8213C/2202D
2202A/2220C
Dia 06/04, feriado.
Nas demais aulas revisão dos labs anteriores.
Lab 4 09/04 - 08:20
10/04 - 10:10
13/04 - 08:20
13/04 - 13:30
13/04 - 15:10
2220A/2202E
2202B/8213A
2220B/2202C
8213C/2202D
2202A/2220C
- Circuitos Combinacionais: multiplexadores [SLIDES LAB 4]

- Pinos.csv
- Testbench ModelSim
Lab 5 16/04 - 08:20
17/04 - 10:10
20/04 - 08:20
20/04 - 13:30
20/04 - 15:10
2220A/2202E
2202B/8213A
2220B/2202C
8213C/2202D
2202A/2220C
- Circuitos Combinacionais: codificadores e
conversores de código [SLIDES LAB 5]

- Testbench ModelSim
Lab 6 23/04 - 08:20
24/04 - 10:10
27/04 - 08:20
27/04 - 13:30
27/04 - 15:10
2220A/2202E
2202B/8213A
2220B/2202C
8213C/2202D
2202A/2220C
- Circuitos Sequenciais: processos, latches, flip-flops [SLIDES LAB 6]

30/04 - 08:20
01/05 - 10:10
04/05 - 08:20
04/05 - 13:30
04/05 - 15:10
2220A/2202E
2202B/8213A
2220B/2202C
8213C/2202D
2202A/2220C
Dias 30/04 e 01/05, feriado.
Nas demais aulas revisão dos labs anteriores.
- Circuitos Sequenciais: processos, latches, flip-flops com kit do projeto
http://fpgaparatodos.com.br [SLIDES LAB 6 Edson Melo]
Lab 7 07/05 - 08:20
08/05 - 10:10
11/05 - 08:20
11/05 - 13:30
11/05 - 15:10
2220A/2202E
2202B/8213A
2220B/2202C
8213C/2202D
2202A/2220C
- Circuitos Sequenciais: processos, registradores [SLIDES LAB 7]
Lab 8 14/05 - 08:20
15/05 - 10:10
18/05 - 08:20
18/05 - 13:30
18/05 - 15:10
2220A/2202E
2202B/8213A
2220B/2202C
8213C/2202D
2202A/2220C
- Circuitos Sequenciais: contadores
síntese de máquinas de estado (FSM) [SLIDES LAB 8]
Lab 9 21/05 - 08:20
22/05 - 10:10
25/05 - 08:20
25/05 - 13:30
25/05 - 15:10
2220A/2202E
2202B/8213A
2220B/2202C
8213C/2202D
2202A/2220C
- Blocos Operacionais: somadores
Uso de "componentes" em VHDL - Parte I [SLIDES LAB 9]
Componente LCD e template
Testbench ModelSim
Lab 10 28/05 - 08:20
29/05 - 10:10
01/06 - 08:20
01/06 - 13:30
01/06 - 15:10
2220A/2202E
2202B/8213A
2220B/2202C
8213C/2202D
2202A/2220C
- Blocos Operacionais: projeto de calculadora
Uso de "componentes" em VHDL - Parte II [SLIDES LAB 10]
Testbench ModelSim

04/06 - 08:20
05/06 - 10:10
08/06 - 08:20
08/06 - 13:30
08/06 - 15:10
2220A/2202E
2202B/8213A
2220B/2202C
8213C/2202D
2202A/2220C
Dia 08/06, feriado.
Nas demais aulas revisão dos labs anteriores.
Lab 11 11/06 - 08:20
12/06 - 10:10
15/06 - 08:20
15/06 - 13:30
15/06 - 15:10
2220A/2202E
2202B/8213A
2220B/2202C
8213C/2202D
2202A/2220C
- Sistema Digital Completo: projeto de calculadora
Componentes operacionais e controlador [SLIDES LAB 11]
Testbench ModelSim

18/06 - 08:20
19/06 - 10:10
22/06 - 08:20
22/06 - 13:30
22/06 - 15:10
2220A/2202E
2202B/8213A
2220B/2202C
8213C/2202D
2202A/2220C
Desenvolvimento do trabalho final

25/06 - 08:20
26/06 - 10:10
29/06 - 08:20
29/06 - 13:30
29/06 - 15:10
2220A/2202E
2202B/8213A
2220B/2202C
8213C/2202D
2202A/2220C
Desenvolvimento do trabalho final.
Dia 29/06 - entrega da documentação e VHDL no Moodle.
Avaliação final 02/07 - 08:20
03/07 - 10:10
06/07 - 08:20
06/07 - 13:30
06/07 - 15:10
2220A/2202E
2202B/8213A
2220B/2202C
8213C/2202D
2202A/2220C
Semana de apresentação do trabalho final