



Universidade Federal de Pelotas
Instituto de Física e Matemática
Departamento de Informática
Bacharelado em Ciência da Computação

Técnicas Digitais

Aula 8

3. Implementação de circuitos digitais: Noções sobre a tecnologia MOS, Transistores NMOS e PMOS, Estrutura de portas lógicas CMOS estáticas.

Prof. José Luís Güntzel

guntzel@ufpel.edu.br


www.ufpel.edu.br/~guntzel/TD/TD.html

3. Implementação de Circuitos Digitais

► Materiais Semicondutores

Átomo de Silício

- Grande estabilidade física e química em temperatura
- 4 elétrons na órbita externa: valência 4
- permite uma obtenção “natural” do SiO₂ - óxido de silício



©Reis99

3. Implementação de Circuitos Digitais

► Materiais Semicondutores

Cristal de Silício

Monocristal: Silício Monocristalino


- estrutura regular e homogênea
- ligações covalentes
- material quimicamente estável

Em estado puro (intrínstico):

- mau condutor a temperatura ambiente
- isolante a baixas temperaturas

Aumento da temperatura:

- provoca quebra das ligações
- um elétron livre provoca a formação de uma **lacuna**
- ocorre a geração de pares elétrons-lacunas



3. Implementação de Circuitos Digitais

▶ Materiais Semicondutores

Mobilidade dos elétrons

μ_n



Mobilidade das lacunas

μ_p

OBS: Cerca de 3 vezes para o silício e 30 vezes para o AsGa

Resistividade: capacidade de um material veicular corrente

depende: - concentração de portadores (temperatura, dopagem)
- mobilidade dos portadores no material

Dopantes: átomos com excesso de elétrons ou de lacunas

dopantes do **tipo P**: falta de elétrons

exemplo: **boro**

dopantes do **tipo N**: excesso de elétrons

exemplo: **fósforo**

©Reis99

3. Implementação de Circuitos Digitais


► Estrutura MOS



©Reis99


3. Implementação de Circuitos Digitais

▶ O Transistor MOS






©Reis99

3. Implementação de Circuitos Digitais



3. Implementação de Circuitos Digitais



©Reis99

3. Implementação de Circuitos Digitais

▶ Níveis Lógicos x Níveis de Tensão

Nas tecnologias MOS atuais:

Nível Lógico	Nível de Tensão	Símbolos
0	0 Volts (terra, massa, VSS, GND)	
1	3.3, 1.5 ou 1.1 Volts (Vdd, Vcc)	

3. Implementação de Circuitos Digitais

▶ Transistores MOS



Há dois tipos de transistores MOS:

- **NMOS**

- Os portadores majoritários (responsáveis pela corrente elétrica) são os elétrons.

- **PMOS**


- Os portadores majoritários são as lacunas (falta de elétrons).




3. Implementação de Circuitos Digitais

▶ O Transistor NMOS

Funcionamento Simplificado: “uma chave eletrônica”



chave aberta
(sem corrente elétrica)
 $D \neq S$




chave fechada
com corrente elétrica até que
 $D = S$

3. Implementação de Circuitos Digitais

▶ O Transistor PMOS


Funcionamento Simplificado: “uma chave eletrônica”



3. Implementação de Circuitos Digitais

► Associações de Transistores NMOS

Série




$$x=y \text{ Se } A=1 \underline{E} B=1$$

Problema:
o transistor NMOS não conduz bem o nível lógico “1”

3. Implementação de Circuitos Digitais

► Associações de Transistores NMOS

Paralelo




$X=Y$ Se $A=1$ OU $B=1$

3. Implementação de Circuitos Digitais

► Associações de Transistores PMOS

Série




$x=y$ Se $A=0$ E $B=0$

Problema:
o transistor PMOS não conduz bem o nível lógico “0”

3. Implementação de Circuitos Digitais

► Associações de Transistores PMOS

Paralelo



$$X=Y \text{ Se } A=0 \text{ OU } B=0$$

3. Implementação de Circuitos Digitais

▶ Portas Lógicas CMOS: o Inversor

Esquemático lógico





Tabela-verdade


E	S
0	1
1	0

Esquemático de transistores



3. Implementação de Circuitos Digitais

▶ Portas Lógicas CMOS: o Inversor Representação como chaves




3. Implementação de Circuitos Digitais

▶ Portas Lógicas CMOS: o Inversor


Funcionamento Estático:
2 situações possíveis

E	S
0	1
1	0



3. Implementação de Circuitos Digitais

▶ Portas Lógicas CMOS: esquema geral



As redes *pull-up* e *pull-down* são duais.

3. Implementação de Circuitos Digitais

▶ Portas Lógicas CMOS: NAND de 2 entradas

Esquemático lógico





Tabela-verdade


A	B	S
0	0	1
0	1	1
1	0	1
1	1	0

Esquemático de transistores



3. Implementação de Circuitos Digitais

▶ Portas Lógicas CMOS: NAND de 2 entradas Representação como chaves







3. Implementação de Circuitos Digitais

▶ Portas Lógicas CMOS: NAND de 2 entradas

Funcionamento Estático:

4 situações possíveis

A	B	S
0	0	1
0	1	1
1	0	1
1	1	0




slide 8.23

Prof. José Luís Güntzel

3. Implementação de Circuitos Digitais


▶ Portas Lógicas CMOS: NAND de 3 entradas

Esquemático lógico



A	B	C	S
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

Esquemático de transistores



Por motivos elétricos, não é aconselhável se usar mais de 4 transistores em série

3. Implementação de Circuitos Digitais

▶ Portas Lógicas CMOS: NOR de 2 entradas

Esquemático lógico





Tabela-verdade

A	B	S
0	0	1
0	1	0
1	0	0
1	1	0

Esquemático de transistores



3. Implementação de Circuitos Digitais





▶ Portas Lógicas CMOS: NOR de 2 entradas

Funcionamento

Estático:

4 situações possíveis

A	B	S
0	0	1
0	1	0
1	0	0
1	1	0




3. Implementação de Circuitos Digitais

▶ Portas Lógicas CMOS: portas complexas


Exemplo: $S = \overline{A+B \cdot C}$

Esquemático lógico



Também chamadas SCCG
(*Static CMOS Complex Gates*)

Esquemático de transistores



3. Implementação de Circuitos Digitais

▶ **Portas Lógicas CMOS: portas complexas**

Como obter o esquemático a partir da equação

- **Se a equação não for negada, imagine-a negada.** No final, será necessário colocar um inversor na saída
- **Tome a equação sem a negação e construa a rede N**
 - Operação E equivale a série
 - Operação OU equivale a paralelo
- **Construa a rede P, fazendo o dual da rede N, ou seja:**
 - Tudo que está em série na rede N aparecerá em paralelo na rede P
 - Tudo que está em paralelo na rede N aparecerá em série na rede P

3. Implementação de Circuitos Digitais


▶ Portas Lógicas CMOS: portas complexas

Exercício 3.1

Construa o esquemático de transistores para a seguinte função

$$S = \overline{A \cdot (B + C) + D \cdot E}$$

Seu esquemático lógico é:




3. Implementação de Circuitos Digitais

▶ Portas Lógicas CMOS: portas complexas

Solução:

$$S = \overline{A \cdot (B + C) + D \cdot E}$$



3. Implementação de Circuitos Digitais


▶ Portas Lógicas CMOS: portas complexas

Exercício 3.2

Construa o esquemático de transistores para a seguinte função

$$S = X \cdot Y \cdot (\text{red} + \text{blue})$$

Como a função fornecida não é negativa, constrói-se a porta complexa negando-se a função e colocando um inversor na saída da porta:



3. Implementação de Circuitos Digitais

► Bibliografia para este capítulo

Tecnologia de Fabricação CMOS:

REIS, Ricardo.(Organizador.) Concepção de Circuitos Integrados. Porto Alegre: Sagra-Luzzatto/UFRGS, 2002. 2ª edição. ISBN 85-241-0625-5 (Equivalente ao livro da 1ª Escola de Microeletrônica da SBC/Sul há 7 exemplares na Biblioteca.)

Portas Lógicas CMOS:

[1] BROWN, Stephen; VRANESIC, Zvonko. **Fundamentals of Digital Logic With VHDL Design**. New York: McGraw Hill, 2004. 2ª edição. (há um exemplar na biblioteca, com previsão de compra de mais 3 exemplares)

[3] UYEMURA, John P. **Sistemas Digitais** - uma abordagem integrada. São Paulo: Pioneira Thomson Learning, 2002.

WAGNER, Flávio; REIS, André; RIBAS, Renato P. **Fundamentos de Circuitos Digitais**. Porto Alegre: Sagra-Luzzatto/UFRGS, 2006. ISBN 85-241-0703-0