Universidade Federal de Pelotas
Instituto de Física e Matemática
Departamento de Informática
Bacharelado em Ciência da
Computação
Técnicas Digitais
Prof. José Luís Güntzel
guntzel@ufpel.edu.br semestre 2006/2
Avisos |
27/03/2007 |
Notas
finais da disciplina disponíveis. Clique aqui para ver
o quadro de notas |
Boas
Férias! |
24/03/2007 |
Notas
da verificação
optativa disponíveis. Clique aqui para ver
o quadro de notas |
Exame
na terça-feira, 27/3/2007, das 13:00 às 16:00, sala 101. |
18/03/2007 |
Notas
da 2a verificação disponíveis! Clique aqui para
o quadro geral de notas |
Terça que vem (20/3/2007), no
horário de aula (sala 101): entrega e correção da 2a
verificação. |
13/03/2007 |
Clique aqui para
o quadro geral de notas |
05/02/2007 |
Enunciado da 5a
lista de exercícios
disponível. Entrega em 22/02/2007, no início da aula. |
Enunciado da 4a
lista de exercícios
disponível. Entrega em 13/02/2007, no início da aula. |
16/11/2006 |
Enunciado da 3a
lista de exercícios disponível (clique aqui) Entrega em
23/11/2006, para o monitor Marcelo Ferraz Corrêa, no horário
da monitoria. Outras instruções na própria folha dos
enunciados. |
29/10/2006 |
Enunciado da 2a
lista de exercícios disponível (clique aqui) Entrega em
14/11/2006, no início da aula. Instruções na própria
folha dos enunciados. |
27/10/2006 |
Clique aqui para
acessar o enunciado dos exercícios a serem entregues na próxima
aula (terça-feira, 31/10/2006, no início da aula). Fazer
a mão (exceto desenhos dos circuitos). Entregar em folhas de paper
A4. |
26/10/2006 |
Monitoria.
Este semestre a disciplina terá um monitor. O nome dele é
Marcelo Ferraz Corrêa. Clique
aqui para ver os horários e locais de atendimento. |
No
xerox do Centro de Convivência do Campus Capão do Leão
há uma pasta para esta disciplina (pasta número 213). Nela
há uma cópia da apostila de Circuitos Digitais. |
24/10/2006 |
Página no ar! |
No
cronograma da disciplina (tabela no final desta página) tu encontras
os links para o material da disciplina. |
Apostila
de Técnicas Digitais em formato PDF disponível em http://www.ufpel.edu.br/~guntzel/isd/isd.html
|
Disciplina | Técnicas Digitais | ||
Código | 750053 | Carga Horária | 4 horas-aula/semana |
Pré-requisito | Introdução à Ciência da Computação (750022) | ||
Semestre | 2o | Edição | 2006/2 |
Horários | 321-322 e 523-524 | ||
Professor | José Luís Güntzel guntzel@ufpel.edu.br | ||
Página Web | www.ufpel.edu.br/~guntzel/TD/TD.html |
aula |
data |
conteúdo |
material |
1 |
24/10 |
Apresentação
da disciplina. 1. Introdução aos Sistemas Digitais. Variáveis
analógicas e variáveis discretas. Conceito e exemplos de
sistemas digitais. Componentes de um Sistema Digital. Visões do
projeto e níveis de abstração. |
transparências (PDF 1.3 MB) |
2 |
26/10 |
2.
Álgebra Booleana e Circuitos Lógicos. Funções
lógicas e portas lógicas. Expressões lógicas:
ordem de precedência dos operadores, avaliação e
circuitos lógicos. Exercício. |
transparências (PDF 412 KB) |
3 |
31/10 |
Síntese de circuitos lógicos: somas de produtos
(soma de mintermos) e produtos de somas (produto de maxtermos), representações
canônicas. Circuitos lógicos de dois níveis
e custos de implementação. Exercícios. |
transparências (PDF 744 KB) |
-- |
2/11 |
Feriado:
Finados |
|
4 |
7/11 |
Propriedades
e teoremas da álgebra Booleana, simplificação e
minimização algébrica. |
transparências (PDF 594 KB) |
5 |
9/11 |
Minimização
com mapas de Karnaugh: funções de 3 variáveis. Cobertura
para soma de produtos: circuitos e custos. Cobertura
para produto de somas: circuitos e custos. Exercícios. |
transparências (PDF 1.3 MB) |
6 |
14/11 |
Minimização
com mapas de Karnaugh: funções de 4 variáveis. Cobertura
para soma de produtos: circuitos e custos. Exercícios. |
transparências (PDF 337 KB) |
7 |
16/11 |
Minimização
com mapas de Karnaugh: funções de 4 variáveis. Cobertura
para produto de somas: circuitos e custos. Exercícios. Funções
Incompletamente Especificadas (exploração de don’t cares) |
transparências (PDF 340 KB) |
8 |
21/11 |
3.
Implementação de circuitos lógicos. Noções
sobre a tecnologia MOS. Transistores NMOS e PMOS: funcionamento simplificado.
Estrutura de portas lógicas CMOS estáticas. |
transparências (PDF 448 KB) |
9 |
23/11 |
Comportamento
dinâmico simplificado de portas lógicas CMOS estáticas:
atraso de propagação, formas de onda e diagramas de tempo. |
transparências (PDF 1.1 MB) |
10 |
28/11 |
Mapeamento
tecnológico de funções Booleanas. |
transparências (PDF 405 KB) |
11 |
30/11 |
Exercícios
sobre atraso e mapeamento. |
|
12 |
5/12 |
4.
Circuitos combinacionais. Características, tipos e passos do projeto.
Circuitos de Interconexão (seletores ou multiplexadores), Implementações
CMOS. |
transparências (PDF 342 KB) |
13 |
7/12 |
Circuitos
de Interconexão: decodificadores e codificadores. |
transparências (PDF 360 KB) |
14 |
12/12 |
Circuitos
aritméticos: revisão da adição binária,
o meio somador (half-adder) e o somador completo (full-adder). O somador
binário ripple-carry. |
transparências
(PDF 437 KB) |
15 |
14/12 |
Revisão
para a 1a verificação. |
|
16 |
19/12 |
1a Verificação |
|
17 |
21/12 |
Correção
da 1a verificação. |
|
24/12 a 21/1 |
Recesso de Natal |
||
18 |
23/1 |
Revisão
de representação simultânea de números binários
positivos e negativos. O somador para números com sinal e overflow.
O somador-subtrator (para números binários em complemento
de 2). |
transparências (PDF 463 KB) |
19 |
25/1 |
Implementações
de somadores em tecnologia CMOS. Desempenho. |
|
20 |
30/1 |
Arquiteturas
de Somadores Rápidos. |
transparências
(PDF 617 KB) |
21 |
1/2 |
Multiplicação
Binária e o Circuito Multiplicador Matricial. O Deslocador. Projeto
de uma ULA Completa. |
transparências (PDF 641 KB) projeto de uma ULA (PDF 333 KB) |
22 |
6/2 |
3.
Implementação de circuitos digitais: componentes programáveis
pelo usuário (ROM, PLA, PAL, CPLD, FPGA). |
transparências (PDF 963 KB) |
23 |
8/2 |
Noções
da linguagem VHDL: descrição e simulação
de um operador aritmético. |
transparências
(PDF 333 KB) |
24 |
13/2 |
Noções
da linguagem VHDL: descrição e simulação
de seletores, decodificadores, codificadores e comparadores. Demonstração
do uso da ferramenta Quartus II (provavelmente, em laboratório). |
transparências
(PDF 325 KB) |
25 |
15/2 |
5.
Circuitos Seqüenciais. Estrutura, funcionamento dinâmico e
aplicações de latches SR, SR controlado e D. Exercícios. |
transparências
(PDF 874 KB) |
26 |
20/2 |
Estrutura, funcionamento
dinâmico e aplicações de flip-flops D mestre-escravo,
D (disparado pela borda), JK e T. Exercícios. |
transparências
(PDF 841 KB) |
27 | 22/2 |
Flip-flops
com set e reset assíncronos. Exercícios. |
|
28 |
27/2 |
Estrutura,
funcionamento dinâmico e aplicações de registradores
de armazenamento e registradores-deslocadores. |
transparências
(PDF 689 KB) |
29 |
1/3 |
Estrutura,
funcionamento dinâmico e aplicações de registradores-contadores.
|
|
30 |
6/3
|
Análise
e projeto de máquinas de estados finitos (FSM): modelos de Mealy
e Moore. Exercícios. |
transparências
(PDF 523 KB) |
31 |
8/3 |
Noções
da linguagem VHDL: descrição e simulação
de latches, flip-flops, registradores e de uma máquina de estados
finitos. |
transparências
(PDF 469 KB) |
32 |
13/3 |
Revisão para a 2a
Verificação. |
|
33 |
15/3 |
2a verificação | |
34 |
20/3 |
Correção
da 2a Verificação
e Revisão para a Verificação Optativa. |
|
-- |
22/3 |
Verificação optativa | |
- |
27/3 |
---- |
|
- |
29/3 |
Exame |